Çin GAA transistör mimarisiyle 3nm performansını hedefliyor

ABD’nin ihracat kısıtlamaları nedeniyle aşırı ultraviyole (EUV) litografi sistemlerine erişimi sınırlanan Çin, mevcut derin ultraviyole (DUV) altyapısının sınırlarını genişletecek yeni transistör ve çip mimarilerine yöneliyor. Çin Bilimler Akademisi’nin (CAS) geliştirdiği Gate-All-Around (GAA) transistör yaklaşımı, daldırmalı DUV makineleri ve çoklu desenleme teknikleriyle birlikte kullanılarak daha ileri üretim düğümlerine yaklaşmayı hedefliyor. Çalışma, litografi çözünürlüğündeki sınırlamaları yalnızca üretim ekipmanıyla değil, transistör yapısı ve hücre tasarımı üzerinden aşmaya odaklanıyor.

DUV HAMLESİ

Yeni GAA mimarisi, geleneksel FinFET yapısından farklı olarak akım kanalını dört taraftan çevreleyen bir kapı yapısı kullanıyor. Araştırmacıların verdiği bilgilere göre bu tasarım 500 binin üzerinde açma-kapama oranına ulaşırken sızıntı akımını da çok düşük seviyelere indiriyor. Daha güçlü elektrostatik kontrol, Front-End-Of-The-Line (FEOL) aşamasında transistörler arasındaki yerleşim aralıklarının daha esnek düzenlenmesine imkan tanıyor. Bu sayede DUV litografinin fiziksel çözünürlük sınırlarına rağmen daha yoğun mantık hücreleri oluşturulması ve teorik olarak 3 nm sınıfı performansa yaklaşılması hedefleniyor.

ÜRETİM SINIRI

Transistör seviyesindeki ilerleme, üretimin sonraki aşamalarındaki tüm sorunları ortadan kaldırmıyor. Transistörleri devrenin geri kalanına bağlayan Middle-End-Of-Line (MEOL) temas yapıları ile Back-End-Of-Line (BEOL) bölümündeki en alt metal katmanı M0, GAA mimarisinin sağladığı elektriksel avantajlardan doğrudan aynı ölçüde yararlanamıyor. Bu nedenle SMIC gibi Çinli döküm üreticileri açısından bağlantı katmanlarının üretimi temel darboğazlardan biri olmayı sürdürüyor. Gelişmiş düğümlere yaklaşmak için yalnızca transistör yapısının değil, bağlantı ve metal katmanlarının da DUV sistemleriyle üretilebilir biçimde yeniden düzenlenmesi gerekiyor.

HÜCRE KÜÇÜLTME

GAA transistörlerinin sağladığı daha güçlü elektriksel kontrolün, mantık hücrelerinin fiziksel boyutlarının küçültülmesine de katkı sağlayabileceği değerlendiriliyor. Uzmanlara göre hücre yüksekliğinin 5 izli yapılardan 4 izli M0 mimarisine indirilmesi mümkün olabilir. “G57H198” olarak tanımlanan hücre tasarımının, TSMC’nin 5 nm üretim düğümündeki milimetrekare başına 137,8 milyon transistör yoğunluğuna yaklaşabileceği öngörülüyor. Bu yaklaşım, gerçek bir 5 nm litografi süreci kullanılmadan 5 nm sınıfına yakın yoğunluk ve performans elde edilmesine yönelik alternatiflerden biri olarak değerlendiriliyor.

3D İSTİFLEME

Çinli şirketler üretim düğümlerindeki fiziksel sınırlamaları aşmak için yalnızca yatay küçültmeye değil, dikey istiflemeye de yöneliyor. Huawei’nin yeni nesil Ascend 960 yapay zekâ çiplerinin lansman takvimini 2027’nin üçüncü çeyreğinden ilk çeyreğine çektiği belirtilirken, şirketin LogicFolding teknolojisi mantık devrelerini dikey olarak üst üste yerleştiriyor. Bu yöntem, tek bir silikon katmanında transistörleri sürekli daha sık yerleştirme ihtiyacını azaltırken birim alandaki toplam işlem kapasitesini artırmayı amaçlıyor. Mikron ölçeğindeki dikey bağlantılar da farklı silikon katmanları arasındaki sinyal yollarını kısaltarak yapının daha bütünleşik çalışmasını sağlıyor.

YERLİ AR-GE

GAA transistörleri, hücre küçültme teknikleri ve 3D istifleme çözümleri, Çin’in litografi ekipmanlarındaki kısıtlamaları tasarım ve paketleme tarafındaki yeniliklerle aşma stratejisinin parçalarını oluşturuyor. Yerli çip üreticileri, gelişmiş üretim araçlarına erişimde yaşanan sınırlamalara karşı transistör mimarisi, bağlantı yapıları ve dikey entegrasyon gibi alanlara daha fazla Ar-Ge kaynağı ayırıyor. Bu yaklaşım, Çin yarı iletken sektöründe devlet destekli fonların ve özel sektör yatırımlarının litografi dışındaki mühendislik alanlarına da yönelmesini hızlandırıyor.