Samsung'tan endüstriyel nanoçip: Atomik katman aşındırmayı seri üretime uyarladı
Samsung Electronics araştırmacıları, atomik katman aşındırma yöntemini endüstriyel üretime uygun hale getiren yeni bir süreç geliştirdi. Yöntem, nano ölçekli çip üretiminde yüzey hasarını azaltırken hassasiyet ve verimliliği artırmayı hedefliyor.

Samsung Electronics bünyesinde çalışan araştırmacılar, nano ölçekli yarı iletken çiplerin endüstriyel ölçekte üretimini kolaylaştıracak yeni bir yöntem geliştirdi. Keun Hee Bai liderliğindeki ekip, düşük verimlilik ve süreç karmaşıklığı nedeniyle seri üretimde sınırlı kullanılan atomik katman aşındırma yöntemini yeniden ele alarak üretim hatlarına uyarladı. Akıllı telefonlardan elektrikli araçlara, uydulardan savaş uçaklarına kadar birçok alanda kullanılan ve boyutları nanometre seviyesine inen transistörlerde karşılaşılan üretim sorunlarının bu yöntemle azaltılması amaçlanıyor.
RIE SINIRLARI
Yarı iletken üreticileri, alt tabakalardan malzeme kaldırmak ve nano ölçekte transistör desenleri oluşturmak için uzun süredir reaktif iyon aşındırma yöntemini kullanıyor. Kimyasal olarak reaktif plazma ve iyon bombardımanına dayanan bu kuru üretim tekniği, yaygın kullanılmasına rağmen alt tabakada yüzey hasarı oluşturabiliyor, plazma birikimine yol açabiliyor ve yüksek ekipman maliyetleri gerektiriyor. Transistör boyutları küçüldükçe bu sorunlar daha belirgin hale geliyor. İyon kaynaklı hasarı azaltması ve daha yüksek seçicilik sağlaması nedeniyle RIE’ye alternatif olarak değerlendirilen atomik katman aşındırma yöntemi ise karmaşık işlem adımları ve düşük üretim verimi nedeniyle bugüne kadar ticari üretim hatlarında sınırlı kaldı.
ENDÜSTRİYEL UYARLAMA
Samsung Electronics ekibi, ALE sürecindeki sorunları birbirinden bağımsız adımlar olarak değil, bağlantılı bir üretim zinciri içinde ele aldı. Süreç tasarımı, optimizasyon ve mimari sadeleştirme çalışmalarıyla düşük verimlilik sorununun azaltılması ve yöntemin seri üretim koşullarına uyarlanması sağlandı. Araştırmacılar, yeni yaklaşımın düşük hasar, yüksek seçicilik ve hassas kontrol avantajlarının yanı sıra katmanlar içinde daha düzgün genişlikte ve 90 dereceye yakın açılarla daha dikey profiller oluşturabildiğini belirtiyor. Keun Hee Bai, bu geometrik hassasiyetin nano ölçekli çiplerin seri üretim kalitesini artırabilecek bir özellik olduğunu ifade ediyor.